TPW

MAY 17 2004 BY PRADEMARK

PTO/SB/21 (08-03) Approved for use through 08/30/2003. OMB 0651-0031

TRADEM!	onund Reduction Act of 1995	no person	U.S. Paters are required to respond to a collection	nt and Trademark C	office; U.S. Di	EPARTMENT OF COMMERCE
Officer the Pao	ejwolk Neodiction Act of 1990	. Ho berson	Application Number	10/709,505	III-99 IICUISUIS	vs a valid Olvid Control Homber.
TF	RANSMITTAL		Filing Date	05/11/2004	05/11/2004	
FORM			First Named Inventor	Leo Wang		
(to be used for a	all correspondence after initial	filing)	Art Unit			
			Examiner Name			
Total Number of	Pages in This Submission	3	Attorney Docket Number	LKSP0030USA		
		ENCI	LOSURES (Check all tha	it apply)		
Fee Transmittal Form Fee Attached Amendment/Reply After Final Affidavits/declaration(s) Extension of Time Request Express Abandonment Request Information Disclosure Statement Certified Copy of Priority Document(s) Response to Missing Parts/ Incomplete Application			Drawing(s) Licensing-related Papers Petition Petition to Convert to a Provisional Application Power of Attorney, Revocation Change of Correspondence Addr Terminal Disclaimer Request for Refund CD, Number of CD(s) rks			
	nder 37 CFR 1.52 or 1.53					
	SIGNA	TURE C	OF APPLICANT, ATTORN	IEY, OR AGE	NT	
Firm or Individual name	Winston Hsu, Reg.	No.: 41,	526	•,	·	
Signature		VI	monto	ru		
Date		571	3/2004			
	С	ERTIFIC	CATE OF TRANSMISSION	N/MAILING		
	as first class mail in an en		mile transmitted to the USPTO o			
Typed or printed r	name					
Signature				•	Date	

This collection of information is required by 37 CFR 1.5. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.

If you need assistance in completing the form, call 1-800-PTO-9199 and select option 2.

MAY 1 7 2004 35

PTO/SB/17 (10-03)
Approved for use through 07/31/2006. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE work Reduction Act of 1995, no persons are required to respond to a collection of information unless it displays a valid OMB control number.

FEE TRANSMITTAL for FY 2004

Effective 10/01/2003. Patent fees are subject to annual revision.

Applicant claims small entity status. See 37 CFR 1.27

TOTAL AMOUNT OF PAYMENT

/ Φ\	α	
(\$)	0.00	

Complete if Known					
Application Number	10/709,505				
Filing Date	05/11/2004				
First Named Inventor	Leo Wang				
Examiner Name					
Art Unit					
Attorney Docket No	LKSP0030USA				

METHOD OF PAYMENT (check all that apply)				FEE	E CALCULATION (continued)	
Check Credit card Money Other None	3. A	DDITI	ONAL	FEE	S	
Deposit Account:	<u>Large</u>	Entity	Small	Entity		
Denosit	Fee Code		Fee Code	Fee (\$)	Fee Description	Fee <u>Paid</u>
Account 50-3105	1051	130	2051		Surcharge - late filing fee or oath	
Deposit Account North America Intellectual Property Corp.	1052	50	2052		Surcharge - late provisional filing fee or cover sheet	
The Director is authorized to: (check all that apply)	1053	130	1053		Non-English specification	
Charge fee(s) indicated below Credit any overpayments	1812	2,520	1812	2,520	For filing a request for ex parte reexamination	
Charge any additional fee(s) or any underpayment of fee(s)	1804	920*	1804	920*	Requesting publication of SIR prior to Examiner action	
Charge fee(s) indicated below, except for the filing fee	1805	1,840*	1805	1,840*	Requesting publication of SIR after	
to the above-identified deposit account.				•	Examiner action	0.00
FEE CALCULATION	1251	110	2251	55	Extension for reply within first month	0.00
1. BASIC FILING FEE	1252	420	2252	210		
Large Entity Small Entity Fee Fee Fee Fee Description Fee Paid	1253	950	2253		Extension for reply within third month	
Code (\$) Code (\$)		1,480	2254	740		
1001 770 2001 385 Utility filing fee	1255	2,010	2255	1,005	Extension for reply within fifth month	
1002 340 2002 170 Design filing fee	1401	330	2401	165	Notice of Appeal	
1003 530 2003 265 Plant filing fee	1402	330	2402	165	Filing a brief in support of an appeal	
1004 770 2004 385 Reissue filing fee	1403	290	2403	145	Request for oral hearing	
1005 160 2005 80 Provisional filing fee	1451	1,510	1451	1,510	Petition to institute a public use proceeding	ļ
SUBTOTAL (1) (\$) 0.00	1452	110	2452	55	Petition to revive - unavoidable ,	<u> </u>
2. EXTRA CLAIM FEES FOR UTILITY AND REISSUE		1,330	2453	665	Petition to revive - unintentional	
Fee from _	1501	1,330	2501		Utility issue fee (or reissue)	
Total Claims below Fee Paid -20** = X = =		480	2502		Design issue fee	
Independent 2**	1503	640	2503		Plant issue fee	
Claims -3 =	1460	130	1460		Petitions to the Commissioner	
Large Entity L Small Entity	1807	50	1807		Processing fee under 37 CFR 1.17(q)	
Large Entity Small Entity Fee Fee Fee Fee Fee Description	1806	180	1806		Submission of Information Disclosure Stmt	
Code (\$)	8021	40	8021	1 40	Recording each patent assignment per property (times number of properties)	
1202 18 2202 9 Claims in excess of 20 1201 86 2201 43 Independent claims in excess of 3	1809	770	2809	385	Filing a submission after final rejection (37 CFR 1.129(a))	
1203 290 2203 145 Multiple dependent claim, if not paid	1810	770	2810	385	For each additional invention to be	
1204 86 2204 43 ** Reissue independent claims					examined (37 CFR 1.129(b))	\vdash
over original patent	1801	770	2801		Request for Continued Examination (RCE)	
1205 18 2205 9 ** Reissue claims in excess of 20 and over original patent	1802	900	1802	900	Request for expedited examination of a design application	
SUBTOTAL (2) (\$) 0.00		fee (sp				
**or number previously paid, if greater; For Reissues, see above	*Redu	iced by	Basic I	riling F	ee Paid SUBTOTAL (3) (\$) 0.00	

SUBMITTED BY		 			(Complete	(if applicable))
Name (Print/Type)	Winston Hsu	1 - 1	Registration No. (Attorney/Agent)	41,526	Telephone	886289237350
Signature		mel	moter	1	Date	5/13/200

WARNING: Information on this form may become public. Credit card information should not be included on this form. Provide credit card information and authorization on PTO-2038.

This collection of information is required by 37 CFR 1.17 and 1.27. The information is required to obtain or retain a benefit by the public which is to file (and by the USPTO to process) an application. Confidentiality is governed by 35 U.S.C. 122 and 37 CFR 1.14. This collection is estimated to take 12 minutes to complete, including gathering, preparing, and submitting the completed application form to the USPTO. Time will vary depending upon the individual case. Any comments on the amount of time you require to complete this form and/or suggestions for reducing this burden, should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, U.S. Department of Commerce, P.O. Box 1450, Alexandria, VA 22313-1450. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450.




PTO/SB/02B (11-00)
Approved for use through 10/31/2002. OMB 0651-0032
U.S. Patent and Trademark Office; U.S. DEPARTMENT OF COMMERCE

Under the Paperwork Reduction Act of 1995, no persons are required to respond to a collection of information unless it contains a valid OMB control number.

DECLARATION — Supplemental Priority Data Sheet

Additional foreign applications:						
Prior Foreign Application Number(s)	Country	Foreign Filing Date (MM/DD/YYYY)	Priority Not Claimed	Certified Copy Attached? YES NO		
092130992	Taiwan R.O.C	11/05/2003				
_						
		-				

Burden Hour Statement: This form is estimated to take 21 minutes to complete. Time will vary depending upon the needs of the individual case. Any comments on the amount of time you are required to complete this form should be sent to the Chief Information Officer, U.S. Patent and Trademark Office, Washington, DC 20231. DO NOT SEND FEES OR COMPLETED FORMS TO THIS ADDRESS. SEND TO: Assistant Commissioner for Patents, Washington, DC 20231.



ये ये ये ये ये



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE MINISTRY OF ECONÓMIC AFFAIRS REPUBLIC OF CHINA

兹證明所附文件,係本局存檔中原申請案的副本,正確無訛,

其申請資料如下

This is to certify that annexed is a true copy from the records of this office of the application as originally filed which is identified hereunder:

申 請 日: 西元 2003 年 11 月 05 日

Application Date

申 請)(案 號: 092130992

Application No.

申 請 人:力晶半導體股份有限公司

Applicant(s)

局 長

Director General

祭练生

Issue Date

發文字號: Serial No.

09320378500

申請日期:	IPC分類
申請案號:	



以上各欄	由本局填記	發明專利說明書
	中文	快閃記憶體結構及其製作方法
、 登明名稱	英文	METHOD OF FORMING FLASH MEMORY
	姓 名(中文)	1. 王進忠 2. 杜建志
<u>-</u>	姓名(英文)	1. WANG, LEO 2. DU, CHIEN-CHIH
發明人 (共5人)	國籍(中英文)	1. 中華民國 TW 2. 中華民國 TW
		1. 新竹縣湖口鄉安宅三街十六號 2. 新竹市光復路一段三五四巷十六弄二十三號六樓
	住居所(英文)	1. No. 16, An-Chai San St., Hu-Kou Hsiang, Hsin-Chu Hsien, Taiwan, R.O.C. 2. 6F, No. 23, Alley 16, Lane 354, Sec. 1, Kuang-Fu Rd., Hsin-Chu
	1	1. 力晶半導體股份有限公司
	名稱或 姓 名 (英文)	1. POWERCHIP SEMICONDUCTOR CORP.
=	國籍(中英文)	1. 中華民國 TW
申請人	住居所 (營業所) (中 文)	1. 新竹市科學工業園區力行一路十二號 (本地址與前向貴局申請者相同)
	住居所 (營業所) (英 文)	1. No. 12, Li-Hsin Rd. I, Science-based Industrial Park, Hsin-Chu City 300, Taiwan, R.O.C.
		1. 黄崇仁
	代表人(英文)	1. HUANG, CHUNG-JENG





申請日期:	IPC分類	4
申請案號:		
	<u></u>	

	·	
(以上各欄)	由本局填	發明專利說明書
	中文	
發明名稱	英 文	
	姓 名 (中文)	3. 宋達 4. 洪至偉
		3. SUNG, DA 4. HUNG, CHIH-WEI
發明人 (共5人)	國籍(中英文)	3. 中華民國 TW 4. 中華民國 TW
(X 3 人)	住居所(中文)	3. 新竹市光復路一段八十九巷一二三之二號九樓之一 4. 新竹市花園街一0六號七樓之三
	住居所(英文)	3.9F-1, No. 123-2, Lane 89, Sec. 1, Kuang-Fu Rd., Hsin-Chu City, Taiwan, R.O.C. 4.7F-3, No. 106, Hua-Yuan St., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
= ,	國籍(中英文)	
申請人(共1人)	住居所 (營業所) (中 文)	
	住居所 (營業所) (英 文)	
	代表人 (中文)	
	代表人(英文)	
IIII WA KYALA	N. EV. JAPAKKUS ES	TENNANCE, BALLERE SPARENCE MILLI



申請日期:		IPC分類
申請案號:		
(以上各欄	由本局填	發明專利說明書
	中文	
發明名稱	英文	
	姓 名 (中文)	5. 黄明山
=	姓 名 (英文)	5. HUANG, VINCENT
發明人 (共5人)		5. 中華民國 TW
	住居所(中文)	5. 新竹市柏川三路七號
	住居所(英文)	5. No. 7, Po-Chuan San Rd., Hsin-Chu City, Taiwan, R.O.C.
	名稱或 姓 名 (中文)	
	名稱或 姓 名 (英文)	
三、申請人(共1人)	國籍(中英文)	
	住居所 (營業所) (中 文)	
	住居所(營業所)	
	代表人 (中文)	



代表人(英文)

四、中文發明摘要 (發明名稱:快閃記憶體結構及其製作方法)

首先提供一具有一P型淺掺雜區之基底,並於基底表面形成至少一堆疊閘極,且堆疊閘極包含有一隧穿氧化層、一浮動閘極、一ONO層及一控制閘極,接著於堆疊閘極側邊之基底中形成一P型深掺雜區,隨後氧化浮動閘極與控制閘極之邊緣部分,以形成一圓弧型絕緣阻障層,最後再於堆疊閘極兩側之基底中形成一汲極與一源極。

五、英文發明摘要 (發明名稱:METHOD OF FORMING FLASH MEMORY)

A substrate having a P-type shallow doped region is provided, and at least a stacked gate structure having a tunneling oxide layer, a floating gate, an ONO layer, and a controlling gate from bottom to top is formed thereon. Then, a P-type deep doped region is formed in the substrate alongside the stacked gate structure. Following that, an oxidation process is performed



四、中文發明摘要 (發明名稱:快閃記憶體結構及其製作方法)

五、英文發明摘要 (發明名稱:METHOD OF FORMING FLASH MEMORY)

to oxidize the floating gate and the controlling gate such that an insulating barrier layer is formed. Finally, a drain and a source are formed in the substrate.



六、指定代表圖

- (一)、本案代表圖為:第___ 十三____ 圖
- (二)、本案代表圖之元件代表符號簡單說明:
- 601 快閃記憶胞
- 64 掺雜井
- 68 氧化層
- 72 ONO 層
- 76 頂蓋層
- 84 深掺雜區
- 88 汲極掺雜區
- 92 側壁子
- 96 位元線插塞

- 62 基底
- 66 淺掺雜區
- 71 浮動閘極
- 75 控制閘極
- 80 堆疊閘極結構
- 86 絕緣阻障層
- 90 源極摻極區
- 94 內介電層
- 98 位元線



		
•		
申請日期	案號	主張專利法第二十四條第一項優先
	L-	
	Mit	
		•
五條之一第一項優	· 先權:	
	無	
	, , , ,	
法第二十條第一項	頁□第一款但書 貞	成□第二款但書規定之期間
於國外:	•	
	無	
於國內(本局所指	定之寄存機構):	
	毎	

於獲得,不須寄存	0	
	五條之一第一項優 一第二十條第一項 例外:	無 五條之一第一項優先權: 無 去第二十條第一項□第一款但書章 於國外:

五、發明說明 (1)

【技術領域】

本發明係提供一種快閃記憶體結構及其製作方法,尤指一種可避免閘極干擾(gate disturb)的快閃記憶體結構及其製作方法。

【先前技術】

隨著可攜式(portable)電子產品的需求增加,快閃 (flash)記憶體的技術以及市場應用也日益成熟擴大,其主要運用於數位相機、手機及個人數位助理(personal digital assistant, PDA)等可攜式電子產品的記憶體。快閃記憶體係為一種非揮發性記憶體(non-volatile memory),其運作原理是藉由改變電晶體或記憶單元的臨界電壓(threshold voltage)來控制相對應閘極通道的開啟或關閉以達到記憶資料的目的,而且儲存在記憶體中的資料不會因電源中斷而受到消失。

請參考圖一,圖一為一習知快閃記憶胞10之示意圖。習知快閃記憶胞10係形成於一基底12上並利用場氧化層14與相鄰之快閃記憶胞相隔絕。快閃記憶胞10包含有一汲極16、一源極18及一堆疊閘極結構20。其中,汲極16與源極18係為二位於基底12中不相鄰之離子摻雜區,並位於一P型井15上方,而堆疊閘極結構20則形成於汲極16及





五、發明說明 (2)

源極18之間的基底12表面,且堆疊閘極結構20由下而上依序包含有一隧穿氧化層22、一浮動閘極(floating gate)24、一0NO層26以及一控制閘極(controlling gate)28。

如圖一所示,快閃記憶胞10係利用一閘極電壓 V_c 施加於控制閘極28上來加以控制,而浮動閘極24則係處於一浮動狀態。當執行快閃記憶胞10的編程操作時,係對控制閘極28施加一低閘極電壓 V_c (如-10V),並同時對汲極16 與基底12分別施加一汲極電壓 V_D (如6V)以及一基底電壓 V_B (如0V),而源極18保持浮動狀態。如此,將使得位於浮動閘極24中的電子(e^-)因邊緣富勒-諾漢效應(edge Fowler-Nordheim effect)而從浮動閘極24射入汲極18,藉以編程快閃記憶胞10。然而習知快閃記憶胞10在施加電壓於汲極16時,此電壓亦會在汲極16外緣形成一空乏區(depletion region)29,產生熱電洞(e^+),並再橫向電場(lateral electric field)的作用下,造成熱電洞注入(hot hole injection)之現象,進而嚴重影響快閃記憶胞10的正常操作。

由於快閃記憶胞10具有上述缺點,因此習知技術便針對上述缺失提出一種改良的快閃記憶胞。請參考圖二,圖二為另一習知快閃記憶胞30之示意圖。為方便說明,圖一與圖二中相同元件使用相同之標號表示。如圖二所






五、發明說明 (3)

示,快閃記憶胞30與快閃記憶胞10之結構大致相同,而其主要不同之處在於快閃記憶胞30之汲極16與P型井15係電連接在一起,故可同時施加一相同的電壓(如6V)於其上,然後再利用通道富勒-諾漢效應(channel Fowler-Nordheim effect)來操作快閃記憶胞30。因此,在汲極16與P型井15間的接面便不會形成空乏區,亦不會有熱電洞產生。

雖然這種利用通道富勒-諾漢效應來操作的快閃記憶胞30可以有效避免空乏區的產生,但是快閃記憶胞30之汲極16與P型井15係電連接在一起,而P型井15在基底12中卻又是延伸相連接的,因此會影響相鄰快閃記憶胞的正常操作。

為避免習知快問記憶胞30因汲極16與P型井15電連接在一起,而影響相鄰的快問記憶胞正常操作之缺失,又一種快問記憶胞40即被提出以解決上述問題。請參考圖三,圖三為又一習知快問記憶胞40之示意圖。如圖三所示,快問記憶胞40係製作於一基底42上並利用場氧化層44隔離相鄰之快問記憶胞。快問記憶胞40包含有一N型汲極摻雜區46、一N型源極摻雜區48、一堆疊閘極結構50位於汲極摻雜區46與源極摻雜區48之間的基底42上、一P型之淺摻雜區51位於堆疊閘極結構50下方之基底42中,以及一P型之深摻雜區52位於汲極摻雜區46下方之基底42中。其






五、發明說明 (4)

中,堆疊閘極結構50另包含有一隧穿氧化層53、一浮動閘極54、一0NO層55及一控制閘極56。此外,深掺雜區52係用來做為P型井之用,而且快閃記憶體中之每一快閃記憶胞之汲極皆只對應一P型井,在此情況下即使將汲極與P型井電連接在一起,也不會影響到相鄰快閃記憶胞的正常操作。

上述之快閃記憶胞40可以解決習知快閃記憶胞30之問 題,然而在運用上仍有限制。舉例來說,當快閃記憶胞 40 運 用 於 一 雙 向 性 穿 隧 三 維 快 閃 記 憶 體(Bi-directional tunneling NOR Flash, BiNOR Flash)的情形下,會產生 閘極干擾(gate disturb)而影響相鄰快閃記憶胞的正常 操作。請參考圖四與圖五,圖四為習知快問記憶胞40與 其相鄰快閃記憶胞之電路圖,圖五為圖四之快閃記憶胞 40於編程時其相鄰快閃記憶胞401之示意圖。如圖四及圖 五所示,當對快閃記憶胞40進行編程時,由於快閃記憶 胞401係與快閃記憶胞40共用一控制閘極,因此快閃記憶 胞401 亦獲得一閘極電壓 $V_{G1} = -10V$,而快閃記憶胞401之 =0V,源極電壓 $V_S=6V$,基底電壓 V_B 此情形下,由於快閃記憶胞401之閘極56與源極48間的電 位差達16V,因此快閃記憶胞401之浮動閘極54內的電子 被強迫射入源極48內,而產生漏電情形,進而影響快 閃記憶胞401正常操作,這種情形稱為閘極干擾。至於與 快閃記憶胞40共用位元線之快閃記憶胞在快閃記憶胞40





五、發明說明 (5)

進行編程時,一般會對該等快閃記憶胞之控制閘極施加一閘極電壓 $V_{G2}=-2V$,以減低在編程時的漏電問題,進而避免增加電路中電荷充電(charging pumping)的負荷。

由上述可知,如何提供一種避免BiNOR快閃記憶體相鄰記憶胞間產生閘極干擾,以避免發生漏電等問題而影向快閃記憶體正常運作,實為當前記憶體製造技術的重要課題之一。

【內容】

因此本發明之主要目的在於提供一種快閃記憶體結構及其製作方法,以避免上述BiNOR快閃記憶體產生開極干擾的問題。

根據本發明所揭露之申請專利範圍,首先提供一具有一第一導電型式之淺摻雜區(shallow doped region)之基底,且基底表面已形成至少一包含有隧穿氧化層(tunneling oxide)、浮動閘極、絕緣層及控制閘極的堆疊閘極結構。接著於堆疊閘極結構側邊之基底中形成一第一導電型式之深摻雜區(deep doped region)。隨後氧化浮動閘極與控制閘極之邊緣部分,以於浮動閘極邊緣形成一圓弧型絕緣阻障層,並同時驅入(drive-in)深摻





五、發明說明 (6)


雜區之掺雜離子。最後再於堆疊閘極結構兩側之基底中形成兩第二導電型式之掺雜區,以分別作為快閃記憶體之汲極與源極。

由於本發明之方法係於浮動閘極邊緣形成一圓弧型絕緣阻障層,因此可有效抑制習知BiNOR快閃記憶體的閘極干擾現象。

【實施方法】

請參考圖六至圖十三為本發明製作快閃記憶體60的示意圖,其中為方便說明起見,圖六至圖八至圖內,其中為方便說明起見,圖六至圖內與外視圖之形式表現本發明之快閃記憶體60,而圖九至圖十三則是沿圖八之切線99,方向以剖面圖之形式表現單一快閃記憶胞601。如圖六所示,首先提供一半導體基底62,基底62中包含有複數個陣列排列之N型掺雜井64,且每一掺雜井64上方之基底62中均包含有一P型之淺掺雜區66,而每一掺雜井64外圍均隔離以一淺溝隔離(STI)或場氧化層(field oxide)(未顯示)。接著於基底62上形成一氧化層68,再依序於氧化層68上沉積一第一多晶矽層70與化層68,再依序於氧化層68上沉積一第一多晶矽層70與第一多晶矽層70,以形成複數條平行排列並橫跨複數個摻雜井64之第一多晶矽圖案,最





五、發明說明 (7)

後再去除剩餘之光阻圖案。其中,N型掺雜井64係利用一離子佈植製程於基底62中掺雜VA族元素,如磷、砷等離子加以形成,而P型淺掺雜區66則可利用另一離子佈植製程,並利用較低之掺雜能量掺雜IIIA族元素,如硼離子加以形成。

之後如圖七所示,於第一多晶矽圖案及氧化層68上依序沉積一第二多晶矽層74及至少一項蓋層76,然後於頂蓋層76上再形成一光阻圖案78,用來定義字元線(word line)以及控制閘極75的位置。其中,頂蓋層76之材料可選自四乙氧基矽烷(TEOS)或氮化矽等一般習知用作頂蓋層76之材料。

如圖八所示,接著利用光阻圖案78作為一硬遮罩,先去除未被光阻圖案78所覆蓋之頂蓋層76及第二多晶矽層74,以形成複數條與該等第一多晶矽圖案平行之第二多晶矽圖案,亦即字元線,隨後再去除未被光阻圖案78覆蓋之0N0層72及第一多晶矽70層。最後去除光阻圖案78,形成複數個陣列排列之堆疊閘極結構80。其中,堆疊閘極結構80中的第一多晶矽層70係用來作為浮動閘極71,而第二多晶矽層74則係作為控制閘極75。

此外,值得注意的是為增加控制閘極75之導電性,本發明之第二多晶矽層74上方可另包含有一金屬矽化物層(未






五、發明說明 (8)

顯示),例如鷂金屬砂化物(tungsten silicide)。而金屬砂化物層(未顯示)可於沉積頂蓋層76之前先沉積於第二多晶砂層74上方,並利用光阻圖案78為一硬遮罩於去除頂蓋層76與第二多晶砂層74時一併去除。

接著如圖九所示,於基底62與堆疊閘極結構80上形成一光阻圖案82,並利用光阻圖案82作為一硬遮罩來進行一離子佈植製程,以於堆疊閘極結構80一側之基底62中形成一P型深掺雜區84。其中,本實施例係利用濃度約為4x10-13 atoms/cm³之硼離子進行掺雜,且掺雜能量約為30kev。此外,由於深摻雜區84係形成於堆疊閘極結構80一側之基底62中,因此堆疊閘極結構80亦具有自行對準之功能。

如圖十所示,在去除光阻圖案82之後,接著進行一氧化製程或氮化製程,用來氧化浮動閘極71與控制閘極75之邊緣部分,以於浮動閘極71邊緣形成一圓弧型的絕緣阻障層86,並同時驅入(drive-in)深掺雜區84之摻雜離子。在本實施例中,氧化製程之反應時間約為30分鐘,且反應溫度約為800~1000℃。此外,值得注意的是,本發明之絕緣阻障層86亦可為一複合層結構,因此在本實施例中除上述氧化製程外,可另利用至少一快速加熱氮化(rapid thermal nitridation, RTN)製程或是另一快速加熱氧化(RTO)製程,以形成至少一氮化層或另一氧化







五、發明說明 (9)

層,利用複合層結構來加強阻障效果。

如圖十一所示,接著進行另一離子佈植製程,利用一光阻圖案(未顯示)或直接佈植,以於堆疊開極結構80側邊之基底62中分別形成一N型汲極掺雜區88與一N型源極掺雜區90。在本實施例中,離子佈植製程係使用濃度約為3x10-14 atoms/cm³之砷離子進行掺雜,同時掺雜能量約為30kev。隨後如圖十二所示,於氧化層68及堆疊開極結構80上沉積一氮化矽層(未顯示),並利用一回蝕刻製程來去除部分氮化矽層(未顯示)及氧化層68,以於堆疊開極結構80側壁形成一側壁子(spacer)92,以保護堆疊開極結構80。





五、發明說明 (10)


相較於習知技術,本發明BiNOR快問記憶體之浮動開極與「控制開極邊緣包含有一圓弧型之絕緣阻障層,且絕緣阻障層係利用至少一氧化製程形成,因此當快問記憶體之一記憶胞進行編程時,其相鄰之記憶胞不致產生開極干擾現象,而影響快問記憶體正常操作。

以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明專利之涵蓋範圍。



圖式簡單說明

圖式之簡單說明



圖二為另一習知快閃記憶體之示意圖。

圖三為又一習知快閃記憶體之示意圖。

圖四為習知快閃記憶體之電路圖。

圖五為圖四之快閃記憶胞於編程時其相鄰快閃記憶胞之

示意圖。

圖六至圖十三為本發明製作快閃記憶體之方法示意圖。

圖式之符號說明

1 0	快	閃	記	憶	胞		1 2	基	底				
14	場	氧	化	層			15	P 3	型 尹	‡			
16	汲	極					18	源	極				
20	堆	豐	閘	極	結	構	22	隧	穿	氧	化	層	
24	浮	動	閘	極			26	O N	0 月	哥			
28	控	制	閘	極			29	空	乏	品			
3 0	快	閃	記	憶	胞		4 0	快	閃	記	憶	胞	
401	快	閃	記	憶	胞		42	基	底				
4 4	場	氧	化	層			46	汲	極	摻	雜	品	
48	源	極	摻	雜	品		5 0	堆	豐	閘	極	結	構
5 1	淺	摻	雜	品			5 2	深	摻	雜	BB		
5 3	隧	穿	氧	化	層		5 4	浮	動	閘	極		



圖式簡單說明

- 55 ONO 層
- 60 快閃記憶體
- 62 基底
- 66 淺掺雜區
- 70 第一多晶矽層
- 72 0 N O 層
- 75 控制閘極
- 78 光阻圖案
- 82 光阻圖案
- 86 絕緣阻障層
- 90 源極摻極區
- 94 內介電層
- 98 位元線

- 56 控制閘極
- 601 快閃記憶胞
- 64 掺雜井
- 68 氧化層
- 71 浮動閘極
- 74 第二多晶矽層
- 76 頂蓋層
- 80 堆疊閘極結構
- 84 深掺雜區
- 88 汲極掺雜區
- 92 側壁子
- 96 位元線插塞



1. 一種製作快閃記憶體之方法,該方法包含有下列步驟:

提供一半導體基底,且該半導體基底中包含有一第一導電型式之淺摻雜區(shallow doped region);

於該半導體基底表面形成至少一堆疊閘極結構,且該堆疊閘極結構由下至上依序包含有一隧穿氧化層

(tunneling oxide)、一浮動閘極、一絕緣層及一控制閘極;

進行一第一離子佈植製程,於該堆疊閘極結構側邊之半導體基底中形成一第一導電型式之深掺雜區(deep doped region);


進行一氧化(oxidation)製程,用以氧化該浮動閘極與該控制閘極之邊緣部分,以於該浮動閘極邊緣形成一圓弧型絕緣阻障層,並同時驅入(drive-in)該深摻雜區之摻雜離子;

進行一第二離子佈植製程,於該堆疊閘極結構兩側之半導體基底中形成兩第二導電型式之摻雜區,以分別作為該快閃記憶體之汲極與源極;以及

形成一位元線插塞(bit line contact)以及一位元線,且該位元線係利用該位元線插塞與該快閃記憶體之該汲極及該深掺雜區相電連接。

2. 如申請專利範圍第1項所述之方法,其中該半導體基底中另包含有一第二導電型式之掺雜井,且該淺掺雜區、





該深掺雜區、該汲極以及該源極係位於該掺雜井之上方。




- 3. 如申請專利範圍第2項所述之方法,其中該第一導電型式係為P型導電型式,且該第二導電型式係為N型導電型式。
- 4. 如申請專利範圍第1項所述之方法,其中該控制閘極上方另包含有一矽化金屬層(silicide)。
- 5. 如申請專利範圍第1項所述之方法,其中該堆疊閘極上方另包含有一四乙氧基矽烷層(TEOS)。
- 6. 如申請專利範圍第1項所述之方法,其中該絕緣阻障層係為一氧化層,且該氧化製程之反應溫度範圍約為800℃至1000℃。
- 7. 如申請專利範圍第1項所述之方法,其中該絕緣阻障層係為一複合層結構,且該複合層結構包含有至少一氧化層以及至少一氮化層。
- 8. 如申請專利範圍第8項所述之方法另包含有一快速加熱 氮化(rapid thermal nitridation, RTN)製程,以形成 該氮化層。



- 9. 如申請專利範圍第1項所述之方法,其中該絕緣層係為一氧化-氮化-氧化-氧化個(oxide-nitride-oxide, ONO)。
- 10. 如申請專利範圍第1項所述之方法,其中該快問記憶體於形成該汲極與該源極後另包含有:

於該堆疊閘極結構側壁形成一側壁子(spacer);以及於該半導體基底表面形成一內介電層(inter-layer dielectrics, ILD)並覆蓋該堆疊閘極結構以及該側壁子。

- 11. 如申請專利範圍第1項所述之方法,其中該快問記憶體係為一BiNOR快問記憶體。
- 12. 一種快閃記憶胞結構,包含有:
- 一半導體基底;
- 一堆疊閘極結構,位於該半導體基底表面,該堆疊閘極結構由下而上依序包含有一隧穿氧化層、一浮動閘極、
- 一絕緣層及一控制閘極,且該浮動閘極與該控制閘極邊緣包含有一圓弧型絕緣阻障層;
- 一第一導電型式之淺掺雜區,位於該堆疊閘極下方之半導體基底中;
- 一第一導電型式之深掺雜區,位於該堆疊閘極一側之半導體基底中;




- 一第二導電型式之汲極掺雜區,位於與該深掺雜區同一側之半導體基底中,且該汲極掺雜區底部及側邊被該深 掺區包覆;以及
- 一第二導電型式之源極摻雜區,位於該堆疊閘極另一側之半導體基底中。
- 13. 如申請專利範圍第12項所述之快問記憶胞結構,其中該半導體基底中另包含有一第二導電型式之掺雜井,且該淺掺雜區、該深掺雜區、該汲極掺雜區以及該源極掺雜區均位於該掺雜井之上方。
- 14. 如申請專利範圍第12項所述之快閃記憶胞結構,其中該第一導電型式係為P型導電型式,且該第二導電型式係為N型導電型式。
- 15. 如申請專利範圍第12項所述之快問記憶胞結構,其中該控制閘極上方另包含有一矽化金屬層(silicide)。
- 16. 如申請專利範圍第12項所述之快閃記憶胞結構,其中該堆疊閘極上方另包含有一四乙氧基矽烷層(TEOS)。
- 17. 如申請專利範圍第12項所述之快閃記憶胞結構,其中該絕緣阻障層係為一氧化層。




- 18. 如申請專利範圍第12項所述之快閃記憶胞結構,其中人該絕緣阻障層係為一複合層結構,且該複合層結構包含有至少一氧化層以及至少一氮化層。
- 19. 如申請專利範圍第12項所述之快閃記憶胞結構,其中該絕緣層係為一氧化-氮化-氧化層(oxide-nitride-oxide, ONO)。
- 20. 如申請專利範圍第12項所述之快閃記憶胞結構,其中該汲極摻雜區與該深摻雜區係電性連接。













| |




圖







圖




圖十


÷


•







图












•

.

.







(4.7版)申請案件名稱:快閃記憶體結構及其製作方法





第 24/24 頁